DFT 心得笔记

DFT
1

  1. 通常clock 分频模块，cgu, reset 复位模块 rgu是不上scan chain 的。当万一忘记了给这些模块添加add_nonscan_instance 。 什么步骤会check出来呢？
    OCC 一般都是插在这些分频模块后的。 当这些分频模块上chain后 atpg仿真时候可能就无法产生fast_capture clock 了。这时仿真会出现问题。

  2. 不可控的ff reset ck pin 忘了bypass，怎么暴露问题？
    check_design_rule 会报告drc 的

  3. dft mode 在芯片测试时候是如何给进去的。
    根据我的理解在设计时候会给某些port 设置默认的译码规则
    比如
    通常芯片TEST_MODE port 1 , 然后某些port PORTA 1 PORTB 0 时候dft_mode 处于scan_mode 。当port PORTA 1 PORTB 1 dft_mode 处于mbist_mode …

或者designer不定义，和封装商量好后。（有时候需要port 复用需要自己dft spec添加auxiliary port）自己写一个dft_top 的verilog module 然后自己写一个译码电路。output dft_mode 然后再用dft_mode去控制后面电路。