这是个metal stack rule 1P8M 的innovus gui layer 图
1P8M 1层 poly8 层metal 图中的GT CT 是什么呢
1层poly 指的是mos gate 上的poly 层 ， 就是下图的 GT（poly） , 然后 CT （contact）连接层就是下图的那个metal
GT CT 通常在invs 都是看不见的。 我理解是invs 不需要对这两层cell做更改，因为都是std cell 规定好的。
图中的M1 V1 → M7 TV2(7) TM2 (8) PA (8) 没啥好说的都是各层metal和via 其中PA (8) 是钝化层。 PA 层在invs中只展示cut的位置。
ALPA 最顶层金属 AI BOND PAD & RDL 金属层，（wire bond 封装）时候这个是PAD BOND metal
或者（flipchip ）用于RDL 绕线和 bump 连接。
这只是我看invs gui上面的 Layer 有感而写的。如果理解不对欢迎指出。
另外 不同厂商不同工艺 层数和名字都会不同。
然后通常出pin 层一般不会连续的两层，这是为了 绕线考虑。
比如出pin 层是 layer M4 layer M6
pin 和 pin 之间一般间隔2个track (根据你的route 情况来定）
M2 为follow pin
M5 M6 M7 M8 为stripe , M5 到M2 用 via 连接
关于power plan 的这部分我以后再写，这里简单描述下各层可能用来干什么。当然前面描述的只是我的设计的情况