先说下UPF 可不是简简单单看了看UPF 语法就真的像学习其它语言一样就真的明白了。
UPF 不简简单单是一种语言。它需要 设计， 验证， 综合， dft, pr, pa 的一套流程支持。 而且相互之间联系很紧密
设计： 需要根据设计的目的来书写UPF
验证： 需要使用UPF 来进行仿真
综合& PR: UPF 的msv 设计在syn和pr时候和普通设计是不太一样的。
dft： 针对有些msv 设计dft需要根据不同domain做不同处理
pa: 带有upf的设计在pa分析时候比其它设计要更加严格。
所以写upf时候要和设计聊符合不符合设计意图。 要仔细看upf语法， 要看你的工艺库doc的msv cell 类型以及用法。 要看lib 里面各个msv cell pin的primary related power
这里我不是科普UPF怎么写。只是说说我的心得。
MSV 5大cell
always on buff, iso lation ，level shift ， retention register , power switch
power switch 部分。
你的 power switch 库里的控制端的行为 要和你的upf power stated 以及设计的要求行为一致。
搞清楚是fine grain 还是corse grain power gating.
并且power switch map 在综合过程中只是检查rule 真实的power switch 并不是在syn引入而是在pr 做power plan 时候添加进去的。（power switch 排布结构有菊花链power switch还有一对多的）
==================
level shift 这部分既要和设计商量搞清楚各个domain之间的 升降压行为，
还要和pr 商量使用的level shift cell 是multi rail 还是single rail
在mapped level shift 时候不要用错单元
并且在写level shift rule的时候 千万不要搞错level shift 放置的位置 就是parent self
需要看level shift 的相应pin的primary power 。 比如你的level shift 是 L-> H 0.99 domain → 1.1 domain. 你的level shift inputpin primary 是 0.99的这时候你就不能把它放在 1.1 domain 当中
===================
retention cell
retention cell 要注意你mapped 的cell 的lib要和验证使用的verilog model 行为一致。
save resoter pin 不要弄错要符合设计意图
======================
iso lation cell
isocell 我能想到的就是也要和搞清楚用single rail 还是multi rail
和设计搞清楚某些pin reset ， clock , en pin ， 是否要iso
并且你iso 的en pin 供电的电源一定要常开。 否则 内部掉电了 iso en 就不起作用了。
还有就是iso 和level combo cell level 注意的点这里也要注意
好吧暂时就这么多。